随着现今电子产品运用了越来越多的应用软件，集成电路(IC)将需要越来越多的带宽。为了达成这个目的，通常不外乎使用两种方式- 提高集成电路运作的频率或者加入更多输出入联机。提高集成电路的频率将会导至许多信号完整性(Signal Integrity)的问题产生，例如串音干扰(CrossTalk)与电磁干扰(Electromagnetic Interference)，这些现象相会随着频率的拉高以等比级数加速恶化；另一方面如果以使用更多的输出入联机来同时输出或接收数据就无需担心上述以增加频率所产生的问题。
图一: 现代易失存储器外围环境
加宽数据传输的信道是另一种方式来提高产量(throughput)，因此我们可以看到越来越多包括系统单芯片(SOC)与易失存储器(DRAM)在内集成电路之间的联机(如图一)，而这些越来越多联机当然也需要测试。其中测试包含测试的时间与使用测试的工具，其总成本将会随着联机的数目越来越多而大增。除此之外，系统级封装(System in Package)在现代电子产品中越来越常见，以iPhone为例，iPhoneX就使用了比第一代iPhone还要多的系统级封装方式，测试联机的成本将会随着越来越多使用此封装方式而大增。
为甚么系统级封装联机会较困难? 虽然系统级封装可以分成两种IC联机: 打线接合(Wire Bond)或是覆晶技术(Flip Chip)。然而不管使用哪一种系统级封装技术，都需要去检查在封装芯片内集成电路间的联机，与十年前常见的集成电路连间线只存在印刷电路板(PCB)之间不同，如果不能够在封装前确定联机可以正常运作，制造商将会遭受到很大的损失。
过去传统上集成电路制造商也曾遇过类似的测试问题，在测试策略的使用上，可测式设计(Design for Testability)与内建自我测试技术(Built In Self Test)是最常见被用在解决此类问题，D-型态(D-type)正反器被切换到串行使用以接收长的测试序列，而最后在输出端验证是否正确运作，如图二。
图二: 边界扫描是一种常被使用在集成电路内部制造缺失的自我测试方式
第三代图型易失存储器(GDDR3)是固态技术协会(JEDEC)专为易失存储器制订的一种标准，说明了一种自动测试方法- 边界扫描，其可以借着传输事先定义好的资料来验证是否联机正确。图型易失存储器常被是用在电动游戏或是影像应用环境，透过其高带宽与低延迟的特性，图型处理单元(GPU)能存取在图型显示适配器内图型内存之绘制内容。图型内存的边界扫瞄机制取代了过去侦测集成电路内部的制造缺失，而用来侦测印刷电路板(图型显示适配器)之间的联机错误。
华邦电子采用上述类似的方式，其可以让客户有更多测试信心且也容易使用之。由于行动装置的轻薄短小特性导至内部空间非常珍贵，系统级封装常被使用在行动装置内。而系统级封装又让测试联机更加困难。如果集成电路可以在产品进入终端市场前采用自我测试方式来侦测联机错误，那将会节省非常多的测试时间与成本，自我测试的机制也有另一个优点就是即便产品已经量产出货，如果遇到终端客户退货产品也能够加快错误分析的程序。
华邦电子推出的边界扫描测试
华邦电子推出了一种装置，其内建了边界扫瞄机制可以专为客户自动测试控制器与易失存储器之间的联机是否正确，这个边界扫描连接炼提供了一个简单的方法来检查联机的状态，此方法可以透过SEN接脚被启用，所有在控制器与易失存储器之间输出入的接脚联机状态都可以被平行一次截取，然后以序列方式一个一个从专属的输出端读出验证正确性。
当易失存储器端操作在此模式时，系统单芯片端可以把已经定义好的资料透过待测接脚(Pin Under Test)并行传输到易失存储器端(如图三)。借着使用专属的扫描频率(Scan Clock, SCK)在每周期推出数据，系统芯片端最后可以在扫描输出(Scan Out, SOUT) 接脚上检查这一串的序列，此机制可以被使用在独立分开或是系统封装的芯片连接方式。
图三: 使用边界扫瞄机制之联机检查
使用控制
本机制有两种边界扫描的操作方式
- 第一种是独立模式。在独立模式中，此装置只有纯支持边界扫描，用户不能够使用此模式在一般运作的操作环境当中，不管是一般运作的使用前或是使用后，此模式是专为制造商在封装测试制造的环境而使用。
- 另一种方式是为运作在一般环境使用。在易失存储器启动一般开机程序之后，此模式可以被切入以进入。而当此边界扫描机制结束之后，易失存储器需要重新启动初始化程序。
具有未来边界扫描技术之产品规划
华邦电子在未来几个月规划将推出更多配备边界扫描技术的低功耗易失存储器，其中2Gbit 容量、产品编号 W97BH2M 系列已经开始送样品给客户验证，而配备此技术之4Gbit、第四代低功耗易失存储器(LPDDR4) 预计在明(2019)上半年问世。
这些配备边界扫描技术的新解决方案将提供行动装置或是其他装置制造商一种新的方式减少整体的测试成本，而且也具有节省测试的时间的优势，同时具有容易操作的操作模式。
林修民技术经理
华邦电子行动内存营销处