隨著現今電子產品運用了越來越多的應用軟體，積體電路(IC)將需要越來越多的頻寬。為了達成這個目的，通常不外乎使用兩種方式- 提高積體電路運作的時脈或者加入更多輸出入連線。提高積體電路的時脈將會導至許多信號完整性(Signal Integrity)的問題產生，例如串音干擾(CrossTalk)與電磁干擾(Electromagnetic Interference)，這些現象相會隨著時脈的拉高以等比級數加速惡化；另一方面如果以使用更多的輸出入連線來同時輸出或接收資料就無需擔心上述以增加時脈所產生的問題。
圖一: 現代動態記憶體週邊環境
加寬資料傳輸的通道是另一種方式來提高產量(throughput)，因此我們可以看到越來越多包括系統單晶片(SOC)與動態記憶體(DRAM)在內積體電路之間的連線(如圖一)，而這些越來越多連線當然也需要測試。其中測試包含測試的時間與使用測試的工具，其總成本將會隨著連線的數目越來越多而大增。除此之外，系統級封裝(System in Package)在現代電子產品中越來越常見，以iPhone為例，iPhoneX就使用了比第一代iPhone還要多的系統級封裝方式，測試連線的成本將會隨著越來越多使用此封裝方式而大增。
為甚麼系統級封裝連線會較困難? 雖然系統級封裝可以分成兩種IC連線: 打線接合(Wire Bond)或是覆晶技術(Flip Chip)。然而不管使用哪一種系統級封裝技術，都需要去檢查在封裝晶片內積體電路間的連線，與十年前常見的積體電路連間線只存在印刷電路板(PCB)之間不同，如果不能夠在封裝前確定連線可以正常運作，製造商將會遭受到很大的損失。
過去傳統上積體電路製造商也曾遇過類似的測試問題，在測試策略的使用上，可測式設計(Design for Testability)與內建自我測試技術(Built In Self Test)是最常見被用在解決此類問題，D-型態(D-type)正反器被切換到串列使用以接收長的測試序列，而最後在輸出端驗證是否正確運作，如圖二。
圖二: 邊界掃描是一種常被使用在積體電路內部製造缺失的自我測試方式
第三代圖型動態記憶體(GDDR3)是固態技術協會(JEDEC)專為動態記憶體制訂的一種標準，說明了一種自動測試方法- 邊界掃描，其可以藉著傳輸事先定義好的資料來驗證是否連線正確。圖型動態記憶體常被是用在電動遊戲或是影像應用環境，透過其高頻寬與低延遲的特性，圖型處理單元(GPU)能存取在圖型顯示卡內圖型記憶體之繪製內容。圖型記憶體的邊界掃瞄機制取代了過去偵測積體電路內部的製造缺失，而用來偵測印刷電路板(圖型顯示卡)之間的連線錯誤。
華邦電子採用上述類似的方式，其可以讓客戶有更多測試信心且也容易使用之。由於行動裝置的輕薄短小特性導至內部空間非常珍貴，系統級封裝常被使用在行動裝置內。而系統級封裝又讓測試連線更加困難。如果積體電路可以在產品進入終端市場前採用自我測試方式來偵測連線錯誤，那將會節省非常多的測試時間與成本，自我測試的機制也有另一個優點就是即便產品已經量產出貨，如果遇到終端客戶退貨產品也能夠加快錯誤分析的程序。
華邦電子推出的邊界掃描測試
華邦電子推出了一種裝置，其內建了邊界掃瞄機制可以專為客戶自動測試控制器與動態記憶體之間的連線是否正確，這個邊界掃描連接鍊提供了一個簡單的方法來檢查連線的狀態，此方法可以透過SEN接腳被啟用，所有在控制器與動態記憶體之間輸出入的接腳連線狀態都可以被平行一次截取，然後以序列方式一個一個從專屬的輸出端讀出驗證正確性。
當動態記憶體端操作在此模式時，系統單晶片端可以把已經定義好的資料透過待測接腳(Pin Under Test)平行傳輸到動態記憶體端(如圖三)。藉著使用專屬的掃描時脈(Scan Clock, SCK)在每週期推出資料，系統晶片端最後可以在掃描輸出(Scan Out, SOUT) 接腳上檢查這一串的序列，此機制可以被使用在獨立分開或是系統封裝的晶片連接方式。
圖三: 使用邊界掃瞄機制之連線檢查
使用控制
本機制有兩種邊界掃描的操作方式
- 第一種是獨立模式。在獨立模式中，此裝置只有純支援邊界掃描，使用者不能夠使用此模式在一般運作的操作環境當中，不管是一般運作的使用前或是使用後，此模式是專為製造商在封裝測試製造的環境而使用。
- 另一種方式是為運作在一般環境使用。在動態記憶體啟動一般開機程序之後，此模式可以被切入以進入。而當此邊界掃描機制結束之後，動態記憶體需要重新啟動初始化程序。
具有未來邊界掃描技術之產品規劃
華邦電子在未來幾個月規劃將推出更多配備邊界掃描技術的低功耗動態記憶體，其中2Gbit 容量、產品編號 W97BH2M 系列已經開始送樣品給客戶驗證，而配備此技術之4Gbit、第四代低功耗動態記憶體(LPDDR4) 預計在明(2019)上半年問世。
這些配備邊界掃描技術的新解決方案將提供行動裝置或是其他裝置製造商一種新的方式減少整體的測試成本，而且也具有節省測試的時間的優勢，同時具有容易操作的操作模式。
林修民技術經理
華邦電子行動記憶體行銷處