这些输出引脚是使用外部上拉(open-drain) 的设计，使用者可以通过将引脚接地或不连接来停用它们。
封装底部中央的金属焊盘区域没有连接到任何内部讯号。它可以不连接或连接到装置接地（GND 引脚）。避免焊盘下有裸露的 PCB穿孔。
1). 当电源关闭或执行软件//硬件复位时，使用 50h 与 01h/31h/11h 组合写入 SR 时，易失性寄存器位值将会遗失，非易失性寄存器位值将恢复；
2). 执行 50h 指令后，状态寄存器位 WEL 保持为 0；
3). 在易失性寄存器写入操作期间（50h 与 01h/31h/11h 组合），BUSY 位将在状态寄存器位刷新期间将保持为 0。
VCC值为目前工作VCC，例如目前工作VCC为3.3V，则VIO范围为-0.6V至3.7V，若目前工作VCC为2.7V，则VIO范围为-0.6V至3.1V。
最有可能的原因是缓存器写入过程中意外断电。
“/CS 必须在 VCC 上升/下降期间追踪 VCC”的目的是防止在 VCC 上升/下降期间由于 /CS在低电平导致指令被无意输入。只要可以在 VCC 上升/下降期间将 /CS 设置为高电平，就没有问题。此外，即使在 VCC 上升/下降期间 /CS 为低电平，只要 CLK 输入确实停止，也没有问题。
请参阅应用说明 (AN0000035) W25Q01JV SpiFlash 堆栈芯片使用, 另外，虽然AN0000035的标题和内容记载为W25Q01JV，但该内容也适用于W25Q01NW。
电阻值为 55KΩ 至 95KΩ。
可能无法正确执行上电重置且无法进行正常操作。在 tPWD 期间必须将 VCC 施加低于 VPWD 的电压，或将 VCC降至 0V 然后重新上电。
Continuous Read 模式支持 Flash 自身的数据纠错码（ECC）,并且需要设定ECC-E bit = 1(默认设置)。
但 Sequential Read 模式不支持Flash 自身的数据纠错码（ECC），需要 SoC 运行自身的数据纠错码（ECC）。此外，连续读取模式下的数据输出结构并不包括备用区域(Spare)。
闪存使用的基本规则是使去耦电容(decoupling capacitor)放置位置尽可能靠近我们的电源和接地(VCC/GND) 引脚，并且芯片下方PCB板应该放置较大面积的 VCC/接地以降低噪声的影响。
读取不稳定只是一个现象。可能的原因包括写入数据时电压不稳定或不足、擦除过程中意外断电、或闪存位可能已经损坏，需要进行FA故障分析才能确定。
-
- 1. N 后缀和 Q 后缀的区别：Q 后缀闪存的默认驱动强度为25%或 50%，N 后缀闪存的默认驱动强度为75%。
- 1. M后缀和Q后缀的区别：M后缀闪存的QE位默认为0，可以修改为1；Q 后缀闪存的 QE位固定为1。M后缀闪存具有 QPI/DTR/连续读取模式功能，但 Q 后缀闪存没有这个功能。
1. 在Status Register 3 中的WPS bit设置为0时(出厂默认值), 根据Datasheet中的内存保护表格配置Status Register1的SEC/TB/BP[2:0] 和Status Register2的CMP位 相应的值来保护不同的区域. 被保护的区域数据无法被擦除或是写入.
2. 将Status Register 3 中的WPS bit设置为1, 启动单独区块内存保护(WPS=1), 根据对应的扇区和区块设定保护. Flash设定保护后的区域数据无法被擦除或是写入. 此设定下原本的Status Register1设定会自动无效.
是的。
1、支持带OTP锁定的3x256字节安全缓存器。安全缓存器锁定位（LB3、LB2、LB1）对应状态缓存器2中S13、S12、S11 3个非易失位，为安全缓存器提供写入保护控制和状态。LB3-1的预设状态为0，安全缓存器处于解锁状态。可以使用写入状态缓存器指令将LB3-1单独设定为 1。 LB3-1为一次写入（OTP）位，一旦设定为1，对应的256字节安全缓存器将永久变为只读状态。
2.设定SR2的SRL位为1并永久锁定SR以配置OTP区域，具体的指令时序设定请联络华邦电子（AN0000003 Special One Time program for SPI flash）
他们来自于相同的制程工艺，但有升级部分性能。 请参考migration guide。
VCC 必须保持在 0.8V 以下至少 100us。
（以上规格未在JV/JW产品系列工规datasheet中列出，但在车规datasheet中有列出。）
是的, W25R256JV 的 /RESET pin脚也有内部上拉电阻。
W25N0xKx 没有配备坏块管理功能, 因此即使初始坏块包含在读取范围内, 也会读取初始坏块中的数据。 因此，主控端需要进行处理以排除从初始坏块读取的数据。
序列读取模式(Sequential Read)允许用户利用在外部 ECC 引擎来实现位错误修正, 它可以透过单一读取命令存取整个内存数组（包括主要区域和备用区域）。 这对于程序代码映像应用来说是较有效率的读取方式。
后缀字符表示读取模式的默认操作。 后缀U表示序列读取模式(Sequential Read)，而C和T表示连续读取模式(Continuous Read)。 其他后缀（R、E、F 和 G）默认为缓冲读取模式(Buffer Read)。
通常不建议在进行区块擦除时读取数据。请注意，在区块擦除期间，如果下达读取指令将会被忽略，此期间仅接受读取状态寄存器(Status Register)指令、复位(Reset)指令，以及擦除暂停(Erase Suspend)指令。如果使用者需要读取正在被擦除的区块外的数据，可以先下达擦除暂停(Erase Suspend)指令，再进行读取。
这里的45%Pc是指根据最大CLK频率计算出的最小CLK周期。 以下计算以 133MHz CLK 频率为例，计算出来的最小时序值是45%*1/133MHz=45%*7.5ns=3.375ns，所以只要tCLH和tCLL≥3.375ns就没有问题。
这需要参照实际情况。 例如，如果实际应用时VCC没有下降到VPWD电位并再次往上，可能会导致Flash异常。 这时就需要复位指令66h/99h来重置Flash。因此建议上电后加上66h/99h Soft Reset 指令。
请选择 W25QXXXXM 系列并将 Status Register-3 的 S23 位从 0 变更为 1。Status Register-3 中的 S23 位称为 HOLD/RST 位，当 HOLD/RST=0（出厂预设）时，该引脚充当 /HOLD； 当HOLD/RST=1时，该引脚充当 /RESET。
QSPI 只需要一个指令，地址/数据透过 4 个输入和输出进出。 QPI 始终为指令、地址和输出的 4 个输入和输出。（QPI: 四外围接口）
当 QE 位设定为 1 时，/Hold 或 /RESET 引脚的功能已停用，无法再使用，但 /WP 引脚的功能工作仍在单一SPI 模式下，因此仍可使用。
强烈建议/CS 引脚使用上拉电阻，典型值为 10K 欧姆。 对于 Quad SPI 中的 IO2 和 IO3 引脚，但若考虑BOM 表中节省成本为必要，则可以选择不接上拉电阻。如果未启动 Quad SPI 模式，建议将上拉电阻连接至 HOLD_L/IO3。 HOLD_L 引脚必须连接为高电位，以确保 HOLD 功能不会无意间启用。
如果焊盘图形可以设计有足够的长度，SOP8 150mil 和 208mil 封装可以共享相同的封装布局焊盘图形。WSON8 6x5mm 和 8x6mm 封装也可以共享相同的焊盘图形。此外，SOP8和WSON8还可以共享相同的焊盘图形并且可以互换。总而言之，如果焊盘图案设计正确，客户可以对所有四种不同的 Winbond 8 引脚或 8 焊盘封装使用相同的 PCB 设计。这可以大幅减少 PCB 重新设计工作量和成本，以适应不同平台的不同封装需求。
中心焊盘属于结构性组件，未连接至任何内部电子讯号组件。可使其保持浮动，或连接至装置接地 (GND 引脚)。请避免将外露的 PCB 通孔置于焊盘下方。
在执行任何编程、擦除指令前，务必先传送 Write Enable (06h) 指令。
使用 /WP 引脚来保护闪存内容，是一种常见的错误观念。/WP 的实际作用是防止写入状态缓存器。必须先设定状态缓存器中的保护控制位，再将 /WP 引脚用作硬件控制组件。亦可使用无 /WP 引脚的软件控制保护机制。详细信息请参阅datasheet中的「写入保护」章节。
Quad Enable 位 (QE) 预设为一律启用，仅表示四线模式始终可用，并不会因此停用单或双 SPI 模式。如果发送单或双 SPI 指令，闪存将会相对应地以单模式或双模式执行指令。
华邦所有闪存装置的等级皆为 MSL 3。
华邦所有闪存出厂时皆为完全擦除状态。
查询状态缓存器「BUSY 位」。如果 BUSY 变为「0」，则表示擦除作业已完成。
您可以转移到 W25R128JV。W74M 和 W25R 系列规格相同，可以替换。华邦已将所有 W74M 的工业应用转移至 W25R RPMC 系列。
您可以透过华邦的技术支持链接索取回流曲线。https://www.winbond.com/hq/support/technical-support/?__locale=en
此 VIO (SOP16 pin14) 并未连接任何内部组件，因此 VCC 连接该引脚不会产生问题。
PSRAM 指虚拟静态记忆体，CRAM 指行动虚拟静态记忆体。CRAM是多种虚拟静态记忆体规格中最广为业界普遍採用。
依JEDEC 标準，正式名称为LPDDR。依业界习惯LPDDR1 与 LPDDR 完全相同。
Pseudo SRAM使用目标为低容量与低带宽的市场应用，其通常小于128Mb与低于166MHz(大部分状况为133MHz)，如果您的应用大于这个数值，建议考虑LPDDR系列。
行动与利基型DRAM之间最大的差异就是行动DRAM强调具有省电的特质，特别在待机时。假如贵公司产品是由电池供电，我们建议优先使用行动DRAM。
DDR3 工作电压 : VDD = VDDQ = 1.5V ± 0.075V
DDR3L 工作电压: VDD = VDDQ = 1.283V to 1.45V. (1.35V 标准设置)
DDR3L 可完全含盖DDR3 工作电压
我们提供了从 512Kb 到 512Mb 的 Serial NOR Flash 产品以及 32Mb 到 512Mb 的 Parallel NOR Flash 产品。
华邦在SPI-NOR的销量与营收皆位于领先地位，我们提供了从512Kb到512Mb的产品，不仅可以支持标准的SPI接口，也支持了双I/O与四I/O的读取模式，以及更高效能的QPI模式，能够在具有竞争力的价格下提供客户在不同应用下更多的弹性。
华邦的Parallel NOR GL产品线由32Mb到256Mb符合工业级标准，客户可直接提换目前使用的Parallel NOR产品，无须对韧体或是软件进行修改。
Serial NOR Flash 支持了Intel在PC產品上所要求的Quad SPI與SFDP (Serial Flash Discoverable Parameters)，對於行動通訊產品與一般產品所需的 Fast write, Program/Erase Suspend/Resume, Burst with Wrap, Volatile status register write, complement array protection 也都支持，可透過軟體與硬體進行晶片重新啟動，並且有可調整的輸出驅動以及獨立區塊的保護機制。
W25-CL是已经量产稳定许久的产品线，提供了3V与2.5V、1Mb到4Mb的产品。W25-JV则是将取代W25-FV，由16Mb到512Mb。W25-EW是为了取代1.8V W25-BW的新产品线，包含了1Mb到8Mb的容量。在中高容量，W25-JW将会取代W25-FW。
华邦提供多样化的封装选项，其中208mil SOP8是最广泛使用的封装。此外，150mil SOP8，6x5 WSON8与2x3 USON8 以广泛使用在小尺寸的封装需求。对于机顶盒的安全需求，8x6 BGA24是一个合适的选项。在高容量的产品上，300mil SOP16是标准选项。另外多数产品也都支持晶圆级晶粒尺寸封装 (WLCSP)与KGD (Known Good Die)的选择。
在一般的理想状态下，Serial NAND在四个I/O下的数据传输率与ONFI NAND在八个I/O下的资料传数率相当。但是Winbond Serial NAND还支持了 "Continuous Read Mode". 在这个模式下，数据传输率约略是ONFI NAND的两倍，因此Serial NAND的读取速度是优于 ONFI NAND
我们正在开发新的NAND Flash 产品。我们提供512Mb以下的NOR Flash，在高于512Mb的容量需求，会推荐采用SLC NAND产品，其中包含了1Gb, 2Gb, 4Gb 到8Gb。由于Serial NAND也采用SPI接口，因此可以由SPI-NOR顺利的延伸使用。这些产品主要瞄准程序代码的储存，也同时提供用户数据的保存。
在512Mb 以上，NAND Flash产品在在成本上相较于NOR Flash产品有较佳的优势。NAND Flash一般在512Mb以上，主要用于数据储存。NOR Flash一般容量在512K到512Mb之间，用以程序代码储存。
DRAM种类的选择通常取决于整个SOC内所有IP单元对DRAM存取的总计算量(通常影像的应用会特别耗DRAM的带宽)，决定总量之后，可以先选择IO数目(32 or 16)之后再决定所需要的频率速度。而封装的样式也是根据贵公司的需要(常见的样式有一般封装或是KGD形式)。
传统DDR 使用 DLL(延迟锁相廻路)。基於考量省电 LPDDR不使用 DLL(延迟锁相廻路)。
LPDDR2 最高工作频率 533MHz。
LPDDR1 最高工作频率 200MHz。
Open NAND Flash Interface (ONFI) 是一个产业标准，目的在于提供NAND Flash的标准接口，藉以让用户得以简化产品的接口设计，透过标准接口存取不同供货商与容量的NAND Flash产品。
SLC指的是每个记忆单位内只能储存1个位数据(0/1)。MLC是可提供多准位的记忆单位 (Multi-Level-Cell)。一般来说，MLC可以储存2个bit信息 (00//01/10/11)。因此，MLC的成本较低，也较容易提供大容量的产品。SLC 产品则是可以提供较好的性能与稳定性。
坏块的定义是一个Block中，至少有一个Page内的error bit超过了ECC所能处理的数量。在出厂时，可以保证在起始位置的Block 0 一定是好的区块，并且所有的好区块都已经被抹除(Erase)，如果是不建议使用的坏块则会被标示出来。如果是一开始就不建议使用的坏块，工厂会在其第一页 (First page)与第二页(Second page)的Spare area 起始位置写入 (Non-FFh) 作为坏块标志。
每一个页面(page)包含了主要数据储存区(main data storage area)与保留数据储存区(spare data area)。主要数据储存区一般用于用户数据或是程序代码储存，而保留数据储存区 (spare area)则是储存纠错处理与坏块管理的信息。
华邦有提供具有永久性防擦写功能的NAND Flash。请与华邦业务团队或是代理商联系，以取得相关资料。
替换不同 厂商DRAM 时 需注意:
1.确认容量相同
2.依各 厂商规格书要求设定
3.微调系统读取资料设定
在读的时候，DQ 和DQS 是边缘对齐。
在写的时候，DQ C和DQS 是中心对齐，也就是会有90度的相位差。
以2Gb DDR3 取代 1Gb DDR3 时，如 PCB 板已预留A13 则只需透过软件调整 row/column 设定即可，另外DRAM 参数设定也必须注意符合2Gb 的spec。
时鐘在非同步模式时应设定为低位準。
LPDDR 具特殊省电功能，主要应用於使用电池需考量省电的行动装置，如手机。 传统DDR则用於一般应用。
LPDDR2 具特殊省电功能，主要应用於使用电池需考量省电的行动装置，如手机。 传统DDR2则用於一般应用。
可以的，需要1bit ECC 纠错的NAND Flash 表示主控端至少需易运行1bit 纠错的算法。一般而言，NAND Flash至少有 64byte 的Spare Area。64Byte 的空间已经足够放置4bit ECC 纠错码以及其他文件系统所需的管理信息。所以如果主控端采用4bit ECC的纠错处理，其4bit ECC的纠错码放在 1bit ECC NAND 的 64Byte spare area 是没有问题的。
可以的，华邦的Serial NAND提供了Continuous Read 模式。在这个模式下，读取指令的协议与一般的SPI-NOR相同。因此现有的平台可以采用这个模式将boot code读取出来，建立起操作环境。
SPD码用於DRAM模组，请提供SPD 档，我们会为你适当调整SPD码，俾供客户方便使用。
请洽询我们FAE的帮忙，华邦致力于满足客户的需要。
华邦有很多帮忙客户从导入到完成整个项目的经验，各负责不同区域的同仁可帮忙评估贵公司的需要以及提供您最好的建议，假如您有这个需要请不要犹豫让我们有服务您的机会。
首先，华邦Serial NAND可以提供高达 52MB/s 的数据传输率以改善系统效能。第二，PCB布局可以简化，尺寸也可以缩小。第三，主芯片可以将接口简化，减少封装脚位。整体而言，系统的效能得以提升，而系统的总成本却可以降低。