大規模物聯網將蓬勃發展
根據 Ericsson 在 2020 年 6 月發佈的行動裝置市場報告指出，包括 NB-IoT 和 Cat-M 在內的大規模物聯網 (Massive IoT) 將持續部署到全球各地。但由於新冠肺炎阻礙了運輸，使得滲透率低於我們的預期，大部分物聯網應用仍經由 2G 或 3G 技術連接。2019 年大規模物聯網應用的數量估計增長了兩倍，到 2020 年底將達到約 1 億部裝置。
正如 Ericsson 預估，到 2025 年底，NB-IoT 和 Cat-M 將佔所有行動網路 IoT 裝置的 52%。亞洲區將是成長最快的市場，該地區的裝置數量將在 2026 年之前提升到所有出貨量的 67%。
對 3GPP 標準進程來說，無論是 NB-IoT 或 Cat-M，Release 15 都強化了穩定性和應用領域。已於 2020 年 7 月 3 日凍結的 Release 16 將進一步提高網路效率，並將目前的 NB-IoT 部署在 5G 環境中運行。未來，Release 17 將擴展頻寬聚合和更低延遲的規格，繼續開發及探索潛在應用，以帶動 5G NR 基礎的行動網路物聯網的普及率。
半導體廠商針對物聯網採取的行動
對於物聯網應用，為了在市場上獲得廣泛採用，必須滿足各種設計考量因素，例如低成本、低功耗和運算效率。尤其，對於電池供電的裝置 (例如智慧型喇叭和智慧型電錶) 而言，除了豐富的物聯網功能和易於使用的人機介面，電池壽命也成為產品成功與否的關鍵，因此低功耗因素變得越來越重要。為了實現較長的電池壽命，除了使用低功耗 MCU，還應考慮其他低功耗的周邊元件。
圖 1 行動裝置方塊圖
圖. 1 中的許多行動裝置採用相似的架構，這類的方塊圖適用於平板電腦或智慧型手錶中。Wi-Fi/BT 和行動網路模組負責通訊。感測器 (如觸控式面板) 專用於收集外部資訊，並將資訊轉寄給應用處理器。NOR/NAND 負責儲存程式碼/資料，而 DRAM 則用於暫時性的處理。
為此，許多 MCU 供應商正在開發效能更高、功耗更低的新一代 MCU，以滿足市場需求。此外，從整體系統設計的角度來看，與 MCU 搭配使用的 DRAM 也需要新的選擇，以提供比現有 SDRAM、低功耗 SDRAM 和 CRAM/PSRAM 更佳的優勢。這些 DRAM 標準定義過於陳舊，已無法跟上表 1 所列出的最新技術。
| SDRAM | LPSDRAM | CRAM/pSRAM | HyperRAM™ | |
|---|---|---|---|---|
| 標準發佈時間 | 1994 年 | 2007 年 | 2005 年 | 2019 年 (2.0), 2014 年 (1.0) |
| 標準發佈時的邏輯處理節點 | 800nm | 65nm | 90nm | 7nm |
表 1
支援 HyperBus™ 介面的 HyperRAM™ 是能滿足此一需求的最新技術解決方案。HyperBus™ 技術由 Cypress 於 2014 年首次發佈，後來於 2015 年推出其首款 HyperRAM™ 產品。考慮到市場需求，華邦電子決定加入 HyperRAM™ 陣營，並推出 32Mb/64Mb/128Mb 密度的產品。
HyperRAM™ 使用優勢
HyperRAM™ 僅具備 13 個訊號 IO 腳位，可大簡化 PCB 的佈局設計。這也意味著，在設計最終產品時，它能讓 MCU 將更多腳位用於其他目的，或讓 MCU 使用更少的腳位，以提升成本效益。如圖 2 所示，與類似的 DRAM (如低功耗 DRAM、SDRAM 和 CRAM/PSRAM) 相比，HyperRAM™ 只要最少的腳位數便能實現近似的處理量 (333MB/s)。
圖 2 IO 腳位比較
簡化控制介面是 HyperRAM™ 的另一項技術特色，PSRAM 只有 9 個狀態，相較下 LPSDRAM 為 18 個。流動狀態越少，DRAM 控制器所需的複雜度就越低。詳細區別可參閱圖 3。
例如，HyperRAM™ 係以 PSRAM 架構為基礎，是能夠自我更新的 RAM。而且，它可以自動恢復為待機模式。因此，系統記憶體更易於使用，韌體和驅動程式的開發也會更簡單。
圖 3 LPSDR 和 HyperRAM™ 之間的狀態流動差異
由於 HyperRAM™ 是近幾年才開發的，因此它可以採用最新型的半導體製程節點和封裝技術，使其封裝尺寸比其他 DRAM 都要小。圖 4 為 JEDEC、PSRAM 和 HyperRAM™ 定義的 SDRAM 大小之間的比較。
圖 4 封裝尺寸比較
物聯網裝置的關鍵
功耗對於 IoT 裝置至關重要，因為裝置大多由電池供電。降低功耗不僅可以節省用電，還可以減少充電和更換的成本。以華邦的 64Mb HyperRAM™ 為例，其待機耗電量為 90uW (1.8V 下)，而相同容量的 SDRAM 的耗電量則是 2000uW (3.3V 下)。更重要的是，HyperRAM™ 在混合睡眠模式下的耗電量僅 45uW (1.8V 下)，與 SDRAM 在待機模式下的耗電量有明顯差異 (表 2)。另一方面，即使採用低功耗的 SDRAM，其耗電量和外形尺寸仍較 HyperRAM™ 更大。
| SDRAM | CRAM | LPSDRAM | HyperRAMTM | HyperRAM™ (Hybrid Sleep Mode) | |
|---|---|---|---|---|---|
| 電壓 (V) | 3.3 | 1.8 | 1.8 | 1.8 | 1.8 |
| 待機耗電量 (uW) | 2000 | 400 | 160 | 90 | 40 |
表 2 耗電量比較
HyperRAM™ 生態系統的新生力軍
傳統的 SDRAM 和 PSRAM 發展已臻成熟，因此難以對新興的 IoT 應用進行最佳化。有鑑於汽車和工業應用的長期供應需求，華邦 HyperRAM™ 的先進製程節點可以滿足客戶長壽命的產品生命週期。
從整個系統設計和產品壽命的觀點來看，HyperRAM™ 已成為新興 IoT 裝置的理想選擇。除了 Cypress，像是 NXP、Renesas、ST 和 TI 等領先的 MCU 公司已開始提供支援 HyperBusTM 介面的 MCU，其新產品未來亦將繼續為其提供支援。
同時，其控制介面開發平台已準備就緒。Cadence 和 Synopsys 也已開始提供 HyperRAM™ 記憶體驗證 IP，可加快 IC 廠商的設計週期。因此，與其他 Octal RAM 相比，HyperRAM™ 具有最成熟的應用環境。HyperRAM™ 已被納入 JEDEC 標準，成為與 JEDEC xSPI 相容的技術。
華邦 HyperRAM™ 產品系列目前的狀態如下：32Mb、64Mb 和 128Mb 已進入量產。已開始提供 24BGA (汽車級)、49BGA、WLCSP 和 KGD 的產品。24BGA 的尺寸為 6x8 mm2，而 49BGA 的尺寸僅為 4x4 mm2，主要針對消費型穿戴式裝置市場。華邦擁有超過 20 年的 DRAM 生產經驗。展望未來，華邦將繼續提供最優質的產品，以滿足客戶的需求。